偶校验
　Even Parity－偶校验，一种来检测数据完整性的方法。与奇校验相反，8个数据位与校验位加起来有偶数个1。具体参考Odd Parity奇校验。

奇校验
　Odd Parity（奇校验），校核数据完整性的一种方法，一个字节的8个数据位与校验位（parity bit ）加起来之和有奇数个1。校验线路在收到数后，通过发生器在校验位填上0或1，以保证和是奇数个1。因此，校验位是0时，数据位中应该有奇数个1；而校验位是1时，数据位应该有偶数个1。如果读取数据时发现与此规则不符，CPU会下令重新传输数据。

闪存
　闪存是采用一种新型的EEPROM内存（电可擦可写可编程只读内存），具有内存可擦可写可编程的优点，还具有写入的数据在断电后不会丢失的优点。所有被广泛应用用于数码相机，MP3，及移动存储设备。

随机访问内存
　随机访问内存（RAM）相当于PC机上的移动存储，用来存储和保存数据的。在任何时候都可以读写，RAM通常用作操作系统或其他正在运行的程序的临时存储介质（可称作系统内存）。不过，当电源关闭时时RAM不能保留数据，如果需要保存数据，就必须把它们写入到一个长期的存储器中（例如硬盘）。正因为如此，有时也将RAM称作"可变存储器"。RAM内存可以进一步分为静态RAM（SRAM）和动态内存（DRAM）两大类。

信用卡内存
　Credit Card Memory（信用卡内存），主要用于膝上型电脑和笔记本电脑的一种内存。其外型尺寸犹如一个信用卡，因此而得名。

虚拟信道内存
　NEC 公司开发的一种改良的DRAM内存，数据传输率为133MHz。其原理是在现在的DRAM IC 中加入一个虚拟的SRAM作为Cache，以此来维护数据存取的稳定性。 VCM 使内存的不同区块（每块都有自己的缓存）能够分别和控制器对话。如此一来，系统的任务可以分配到它们各自的虚拟信道里面。同时运行的多个任务互相之间不会争用缓存，所以系统的整体效率就提高了。

只读内存
　只读内存（ROM）相当于PC机上的硬盘，用来存储和保存数据的。ROM数据不能随意更新，但是在任何时候都可以读取。即使是断电，ROM也能够保留数据。
Intel发布了915/925芯片组把DDR2 SDRAM引入主流桌面平台，在此之前，DDR2技术在显卡上有很广泛的应用.现在的GDDR2和GDDR3都是基于DDR2技术的，但是DDR2 SDRAM依然属于DDR范畴，也就是在时钟信号的上升沿与下降沿传输数据。知道了这一点，我们也就不难明白DDR2的“老底”了。
主要技术之－－－－4-bit Prefetch

4-bit Prefetch是DDR2提高带宽的关键技术。

现在的DRAM内部都采用4个bank的结构（DDR3会引入8 bank结构），每个bank由存储单元（cell）队列构成，存储单元队列通过行（row）和列（column）地址定位。让我们看看基本的内存读操作的工作流程：首先是命令和地址信息输入，经过地址解码器分解成bank（段）和Word（字）选择，Word选择就是行选择，之后是对存储单元进行再存储（Restore）和预充电（Precharge）。然后是Column（列）选择，到此为止存储单元（cell）已经被定位。存储单元的数据被输出到内部数据总线（Internal Data Bus），最后通过输出电路输出数据。（这个prefetch就是文件预读取技术。前面的就是一个形容词而已限制修饰这个技术的，主要就是说“我很强”的意思。^_^，懂汇编的xdjm不要扁啊。打个比方说就是在干每一件事之前他都作了很多准备的工作好加快工作进程，这是WINDOWS里的prefetch的含义。只不过电脑是个白痴，他不知道做准备应该为着某一件你要做的事开始准备，而是把所有可能的要做的工作都准备了。所以时间长了，积累很多没必要的赘余，所以机器就会变慢了，我就要清理windows下的prefetch文件下的文件了，来加快机器速度。DDR内存的prefetch技术就是提前读取数据，包括加电流程，可以使CPU可能用到的数据提前存入内存。这个4－bit表示DDR2她的提前速度比DDR的快。）

从内存的读操作中可以了解到内存工作的几个瓶颈，它们分别是内存单元的数据刷新的延时，这个延迟属于bank内部的延迟，由于DRAM采用电容存储结构的限制这个延迟本身不太好解决，因此只有想其它方法。还有内部数据总线的（Internal Data Bus）频率限制，内部数据总线是连接DRAM颗粒中4个bank的总线，最后一个DRAM的瓶颈是输入/输出电路的延迟。

对于内部数据总线频率较低的瓶颈，可以通过使用Prefetch（数据预取）架构来解决，举例来说PC133 SDRAM采用了管线突发架构（Pipeline）或者说是1bit Prefetch，因此它内部数据总线的频率是133MHz和数据输出端的数据传输率是一样的。DDR内存采用了2bit Prefetch技术，因此它输出端的数据传输率是内部数据总线频率的2倍，以DDR266为例，它的内部数据总线的频率是133MHz，而输出端的数据传输率达到了266MHz。

我们知道DRAM内部存储单元的频率提高比较困难且成本较高，DDR333的核心频率已经达到了167MHz，为了解决外部数据传输率和核心速度之间的矛盾，DDR2采用了4bit Prefetch（数据预取架构），因此DDR2 533内部Cell（存储单元）的频率仅为133MHz，这要比DDR400的200MHz Cell频率还要低。也就是说引入DDR2，可以让内存频率提升回到一个新的起跑线。前面也说到了增强DRAM Cell单元的频率是比较困难的，只有通过这种并行运行的方式来增加内部带宽，结果就是DRAM输出频率增加，带宽也增加了。

一、ODT（On Die Termination）：
DDR2核心内建的终结电阻器，可以为DRAM的DQ（数据线）提供终结电阻。我们知道数据信号的终点需要终结电阻器，不然信号到了电路的终点会反射回来引起严重的干扰。终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。DDR2可以根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。DDR I内存的终结电阻器做在了主板上，一块支持DDR内存的主板上需要几百颗终结电阻，这增加主板的成本和设计难度。DDR II把电路的终结功能做在了核心中，这样主板上就无需终结电路，减化了主板设计，提高了高靠性。

ps： 电流在到达电缆的末端的时候，如果是裸露的，是会返到出发端的。这不像我们想像的那样和水一样会乖乖流走。因为电子的运动是靠电势差（电压）运动的。不讲了，再讲该把高中物理书给你们搬出来了。那我们就加一个电阻，就好象海绵吸水一样把没用的电子吸收掉，这样有用的就不会被干扰了。

二、OCD（Off Chip Driver）：
也就是所谓的离线（Off Chip）驱动校准，通过OCD来维持内存的最佳驱动性能。OCD允许通过芯片组（chips）实时发送命令来调整DRAM芯片的驱动方式。DDR2具有弹性的数据调整方式是通过离线驱动来实现的，分为dc和ac两种。dc可以调整系统环境的阻抗，ac可以调整延迟锁相环（DLL）的补偿。

ps：好的显卡，声卡需要驱动来更好的工作对吧？内存也需要，但是它是写在自己的芯片里的。

三、posted CAS：
它改变了以前对SDRAM延迟的理解。我们知道在SDRAM和DDR SDRAM的操作过程中存在许多延迟，如RAS到CAS的（行选择信号到列选择信号）的延迟tRCD（延迟也可称为潜伏周期）。在200MHz的频率下，tRCD延迟大约是20ns，这肯定会降低总线的利用效率。posted CAS命令通过使用附加延迟（additive latency）的概念来解决这个问题。简单说，设定整个读延迟为CAS延迟（CL）加上附加延迟，这样做的好处是能够使CAS命令紧接着RAS命令，tRCD被附加延迟取代。而DDR2的写延迟为读延迟周期减一个时钟周期，DDR2通过增加地址和命令的FIFO（先入先出）寄存器来实现posted CAS，通过寄存器保存CAS命令和地址一直到附加延迟结束。在DDR2段交错操作（bank-interleaving operation）时使用4bit突发模式来提高总线利用率。

ps：CPU的工作速度比内存快的太多了，你再“笨鸟先飞”你还是跟不上，怎么办，那就强制CPU你得等等。就像生产畅销货，订货的人太多，你要取货得有一个等待生产时间。你的生产时间就好比cas，加上你运货的时间就是ras，在加上你的某些因素耽误你的收发货物时间tRCD，就是取货总时间，也就是1个内存周期。DDR2把这个不稳定的因素强行规定成为一个固定的时间CL。